摘要：本發(fā)明提供了一種迭代頻域抗干擾算法的FPGA實(shí)現(xiàn)方法，將對下變到中頻的衛(wèi)星信號進(jìn)行AD采樣后加窗操作，進(jìn)行FFT運(yùn)算后選取合適的門限優(yōu)化系數(shù)，推導(dǎo)出自適應(yīng)迭代門限，將頻域幅值大于門限的頻點(diǎn)下陷到門限值，最終進(jìn)行IFFT變換后合并輸出。本發(fā)明可以自適應(yīng)的設(shè)定干擾檢測門限，具有良好的動(dòng)態(tài)干擾抑制能力，避免了因多次判決而需要占用硬件資源對中間過程數(shù)據(jù)的存儲，充分利用了FPGA時(shí)間換取資源的技術(shù)，大大減少了對硬件資源的消耗。
- 專利類型發(fā)明專利
- 申請人西北工業(yè)大學(xué);
- 發(fā)明人姚如貴;李耿;王伶;張兆林;高凡琪;畢彥博;
- 地址710072 陜西省西安市友誼西路127號
- 申請?zhí)?/b>CN201310077058.1
- 申請時(shí)間2013年03月11日
- 申請公布號CN103199889B
- 申請公布時(shí)間2014年12月10日
- 分類號H04B1/7097(2011.01)I;
教育裝備采購網(wǎng)企業(yè)微信客服
京公網(wǎng)安備11010802043465號
