摘要：本申請公開的一種基于FPGA的運算電路、示波器和測量儀器，輸出互聯(lián)矩陣模塊，將第一運算模塊輸出的運算結果作為第二運算模塊的輸入量，將第三運算模塊輸出的運算結果作為最終輸出，第一運算模塊為輸出的運算結果作為其它運算模塊輸入量的運算模塊，第二運算模塊為輸入量是其它運算模塊輸出運算結果的運算模塊，第三運算模塊為輸出運算結果作為最終運算輸出的運算模塊，同一個運算模塊，在不同的運算過程中可以是第一運算模塊、第二運算模塊或第三運算模塊，保障各個運算模塊之間的多級任意互聯(lián)，使得數(shù)學運算的拆分次數(shù)變少，進而，提高了數(shù)學運算速度，并且，F(xiàn)PGA的并行特性，運算時對系統(tǒng)的其它操作不會產(chǎn)生影響，進而不會出現(xiàn)系統(tǒng)卡頓的情況。
- 專利類型發(fā)明專利
- 申請人廣州致遠電子股份有限公司;
- 發(fā)明人周立功;
- 地址510000 廣東省廣州市天河區(qū)高普路1035號第2層204房
- 申請?zhí)?/b>CN201610264757.0
- 申請時間2016年04月26日
- 申請公布號CN105892988A
- 申請公布時間2016年08月24日
- 分類號G06F7/57(2006.01)I;G01R13/02(2006.01)I;
教育裝備采購網(wǎng)企業(yè)微信客服
京公網(wǎng)安備11010802043465號
