TEC-XP+是集16位和8位于一體的教學(xué)實驗系統(tǒng)，由清華大學(xué)科教儀器廠、清華大學(xué)計算機(jī)系聯(lián)合研制。適用于本科、碩士研究生的計算機(jī)組成原理和計算機(jī)系統(tǒng)結(jié)構(gòu)課程的教學(xué)實驗。該系統(tǒng)有自己的指令系統(tǒng)和監(jiān)控程序，能夠與終端或PC機(jī)相連（可以通過鍵盤輸入程序執(zhí)行，結(jié)果可以通過指示燈或者顯示器顯示），可以進(jìn)行聯(lián)機(jī)操作和執(zhí)行比較完整的程序。實驗系統(tǒng)分成主要的兩個部分：一部分采用模塊化的結(jié)構(gòu)(運(yùn)算器、控制器、主存儲器、I/O接口和中斷)構(gòu)成一臺完整的模型計算機(jī)，支持組合邏輯控制器和微程序控制器兩種控制器方案，兩種控制器緊湊合理，完成教學(xué)實驗方便；另一部分采用先進(jìn)的FPGA芯片，用戶可自行設(shè)計CPU(可以含流水和CACHE)。系統(tǒng)的軟硬件配置完整，技術(shù)資料齊全，支持的實驗項目多、水平高，實驗手段先進(jìn)。
▲ 主要技術(shù)指標(biāo)
1. 機(jī)器字長可以是8位，也可以是16位, 用戶可根據(jù)教學(xué)需要自行切換。
2.基本指令系統(tǒng)支持多種基本尋址方式。其中部分指令已實現(xiàn), 用于設(shè)計監(jiān)控程序和用戶的常規(guī)匯編程序, 尚保留多條指令供用戶自己實現(xiàn)。
3.主存尋址空間是18K字,可進(jìn)行主存儲器擴(kuò)展實驗。
4.運(yùn)算器由4片位片結(jié)構(gòu)器件AM2901級聯(lián)而成, 片間用串行進(jìn)位方式傳遞進(jìn)位信號。ALU實現(xiàn)8種算術(shù)與邏輯運(yùn)算功能, 內(nèi)部包括16個雙端口讀出、單端口寫入的通用寄存器, 和一個能自行移位的乘商寄存器。設(shè)置C、Z、 V、S四個狀態(tài)標(biāo)志位。運(yùn)算器實驗可以有脫機(jī)和聯(lián)機(jī)兩種實驗方式。
5.控制器采用微程序和組合邏輯兩種控制方案實現(xiàn)?？刂破鞯闹饕骷捎玫氖荓ATTICE公司的CPLD芯片。在做控制器實驗時，用戶可按基本指令的格式和流程擴(kuò)展指令，設(shè)計新的控制器文件并下載，然后編寫程序使新老指令同時運(yùn)行。
6.主機(jī)上安裝有二路INTEL8251串行接口，一路可直接連接計算機(jī)終端, 或接入一臺PC機(jī)作為自己的仿真終端。另一路為用戶擴(kuò)展用，可完成串口初始化，雙機(jī)通訊等實驗。
7.主機(jī)可完成三級中斷實驗和中斷嵌套實驗。
8.實驗箱有自己的監(jiān)控程序（操作系統(tǒng)），支持多種實驗方式（如：單步/連續(xù)，手動置指令/從內(nèi)存讀指令等），監(jiān)控源碼開放，用戶可以修改。
9.實驗箱上的CPLD芯片和FPGA芯片也可用于實現(xiàn)各種時序電路和組合邏輯電路實驗。
10. 實驗箱上XILINX的FPGA芯片可以實現(xiàn)流水和非流水兩種CPU方案，還可完成高速緩沖存儲器（cache）的教學(xué)實驗。
11. 實驗箱能夠支持比較正規(guī)的匯編語言設(shè)計和BASIC語言設(shè)計。
12. 實驗箱配套指令級和微指令級的仿真軟件。
▲ 實驗內(nèi)容
TEC-XP＋支持的實驗分為基本實驗和可選實驗，基本實驗指學(xué)習(xí)計算機(jī)組成原理課通常要完成的實驗項目, 通過這些實驗可達(dá)到學(xué)習(xí)基本原理和訓(xùn)練基本技能的目標(biāo)?？蛇x實驗是指教學(xué)機(jī)支持的那些難度較大需要較長時間完成的實驗項目或是數(shù)字電路和系統(tǒng)結(jié)構(gòu)以及EDA課程支持的實驗，這些實驗可作為課程設(shè)計的內(nèi)容或用作畢業(yè)設(shè)計的題目，這部分實驗可以明顯提高學(xué)生的創(chuàng)新能力和動手能力。
基本實驗
1. 基礎(chǔ)匯編語言程序設(shè)計
2. 脫機(jī)、聯(lián)機(jī)運(yùn)算器實驗
3. 組合邏輯控制器（硬布線控制器）實驗
4. 主存儲器實驗
5. 串行口輸入輸出實驗
6. 中斷實驗
7. 時序電路實驗
8. 微程序控制器實驗
9. BASIC程序設(shè)計
10.控制器的軟件仿真實驗
可選實驗（課程設(shè)計、畢業(yè)設(shè)計）
1. 用FPGA實現(xiàn)的不支持流水的CPU（模型機(jī)）。
2. 用FPGA實現(xiàn)的支持流水的CPU（模型機(jī)）。
3. CACHE實驗。
4. 用CPLD和FPGA實現(xiàn)各種組合邏輯電路和時序電路實驗。
5. 數(shù)字電路實驗（基于GAL、MACH和XC2S200的）。
6. EDA（CPLD和FPGA兩種實現(xiàn)方式）實驗。
▲ 推薦教材
教材：
《計算機(jī)組成與設(shè)計》（第2版） 王誠 （“十五”規(guī)劃教材，北京市精品教材）
《計算機(jī)組成與設(shè)計實驗指導(dǎo)》 王誠
《計算機(jī)組成原理》 （第3版） 王誠 （北京市精品教材）
《計算機(jī)組成與體系結(jié)構(gòu)》 王誠
《計算機(jī)組成與結(jié)構(gòu)》 王愛英
《計算機(jī)系統(tǒng)結(jié)構(gòu)》 鄭緯民、湯志忠
軟件：
《計算機(jī)組成原理多媒體課件》 王誠
