摘要：本實用新型提供一種基于FPGA的嵌入式網(wǎng)絡同步系統(tǒng)，包括通過內部總線與其他模塊通信的16/32位CPU核心模塊、DMA控制器、RAM控制器、FLASH控制器、ADC控制器、GPIO控制器，所述基于FPGA的嵌入式網(wǎng)絡同步系統(tǒng)還包括提供參考時鐘并接收恢復時鐘用于整個系統(tǒng)以實現(xiàn)網(wǎng)絡時鐘與系統(tǒng)時鐘的同步的系統(tǒng)時鐘產(chǎn)生模塊、接收所述系統(tǒng)時鐘產(chǎn)生模塊提供的參考時鐘并輸出回復時鐘的網(wǎng)絡收發(fā)模塊。采用本實用新型的嵌入式網(wǎng)絡同步系統(tǒng)，可以實現(xiàn)策略模塊的小型化和智能化，實現(xiàn)系統(tǒng)多模塊運行的時鐘同步。
- 專利類型實用新型
- 申請人杭州銳達數(shù)字技術有限公司;
- 發(fā)明人喻建國;陳磊;張振強;
- 地址310000 浙江省杭州市西湖區(qū)西斗門路20號西斗門工業(yè)園區(qū)17號樓南3樓
- 申請?zhí)?/b>CN201520774192.1
- 申請時間2015年10月07日
- 申請公布號CN205195718U
- 申請公布時間2016年04月27日
- 分類號H04L7/00(2006.01)I;
教育裝備采購網(wǎng)企業(yè)微信客服
京公網(wǎng)安備11010802043465號
