摘要：本發(fā)明提供了一種光網(wǎng)絡(luò)中采用FPGA分流處理網(wǎng)絡(luò)數(shù)據(jù)報文的方法，包括以下步驟：1.在FPGA內(nèi)部設(shè)置n個緩沖區(qū)，實例化為FIFO，用于存儲待轉(zhuǎn)發(fā)的網(wǎng)絡(luò)數(shù)據(jù)報文及其相關(guān)信息；2.對n個FIFO輪詢是否可讀，對于可讀的FIFO進行讀操作并將讀取的數(shù)據(jù)轉(zhuǎn)發(fā)給所述n個千兆出口，每個可讀的FIFO讀取兩個以上的時鐘節(jié)拍，然后切換到下一個FIFO；3.在對所述n個FIFO進行輪詢和讀操作一遍之后，回到步驟(2)。本發(fā)明的方法，可以大幅度提高多輸出端口的出口帶寬，緩沖某個端口的沖擊流量，避免因為沖擊流量造成某個端口的緩沖區(qū)溢出產(chǎn)生錯誤的數(shù)據(jù)報文。
- 專利類型發(fā)明專利
- 申請人北京銳安科技有限公司;
- 發(fā)明人孫明浩;
- 地址100037北京市海淀區(qū)阜成路16號航天科技大廈407室
- 申請?zhí)?/b>CN200710122154.8
- 申請時間2007年09月21日
- 申請公布號CN101123586A
- 申請公布時間2008年02月13日
- 分類號H04L12/56(2006.01);H04L12/28(2006.01);H04B10/00(2006.01);
教育裝備采購網(wǎng)企業(yè)微信客服
京公網(wǎng)安備11010802043465號
